Show HN: Write, simulate and synthesize VHDL/Verilog in the browser
6 days ago
- 通过编写实际代码并即时获得语法反馈，学习VHDL和SystemVerilog。
- 使用GHDL和Icarus运行仿真，并在数秒内通过Yosys综合设计。
- 探索交互式波形图和模块图，它们与代码直接关联。
- 访问结构化课程，包含106节课程、115个实例、111个练习和50个挑战。
- 无需配置：一切在浏览器中运行，即刻就绪。
- 通过包含真实测试平台的故事情节式HDL挑战进行练习。
- 多语言支持：在同一EDA工具链上编写VHDL或SystemVerilog。
- 免费基础级别，包含课程、练习和即时反馈。
- 使用Playground无需账户即可仿真、综合和探索自己的设计。