Hasty Briefsbeta

双语

Open-Source Hardware: curated list of open-source ASIC tools and designs

4 months ago
  • #open-source-hardware
  • #EDA-tools
  • #RISC-V
  • 一份精选的开源硬件工具、生成器和可重用设计列表。
  • 按类别和字母顺序（每个类别内）排列的开源硬件项目列表。
  • 要求包括链接到源代码仓库、仅限开源项目，且必须是可运行的项目（非进行中/废弃项目）。
  • 涵盖基准测试、电路板设计、数字设计、FPGA设计、形式验证、代码检查工具、寄存器设计、原理图、模拟器、验证框架、物理和波形查看器。
  • 包括加速器、AIB、AXI、模拟电路、芯片封装、电路板、连接性、CPU、FPGA架构、库、存储器和系统。
  • 包含PDK（工艺设计套件），如asap7、freepdk45和probe3.0。
  • 模拟电路设计工具、硬件代理、SPICE网表数据集和HDL构建系统。
  • 依赖管理工具、SoC设计框架、EDA工具接口库和构建系统生成器。
  • 逻辑综合、形式验证、硬件设计框架和硬件加速器的中间语言。
  • 硬件描述语言（HDL），如Chisel、Bluespec和SystemVerilog。
  • 电路IR编译器、基于图的电路工具和QNN推理的数据流编译器。
  • DNN模型优化工具、布尔网络的符号推理和VHDL综合。
  • 硬件生成器、解析器和交互式综合工具。
  • 高层次硬件规范平台、基于Python的硬件设计语言和逻辑网络库。
  • 结构化网表API、高层次综合框架和带自动流水线的硬件描述语言。
  • 基于Python的硬件生成、仿真和验证框架。
  • SystemVerilog解析器、优化器和转换工具。
  • 形式验证工具、SMT求解器和模型检查器。
  • SystemVerilog代码检查工具、风格检查器和模拟器。
  • 寄存器生成工具、原理图可视化工具和EDA工具。
  • 电路模拟器、FPGA加速的硬件模拟器和模块化模拟平台。
  • VHDL和Verilog模拟器、DRAM模拟器和CPU仿真器。
  • 验证框架、UVM测试平台和基于Python的协同仿真库。
  • 波形查看器、示波器应用和信号分析工具。
  • 硬件加速器（如AES、矢量单元、矩阵乘法和深度学习）。
  • 基于FPGA的加速器、GPU和自定义指令集处理器。
  • AXI和APB验证IP、总线桥接器和接口模块。
  • 模拟设计工具、混合信号SoC综合框架和开源PMIC。
  • 硬件封装、主板和开源电路板设计。
  • DDR控制器、HDMI实现、I2C主控和以太网核心。
  • NoC路由器、PCIe核心和USB实现。
  • RISC-V CPU、POWER处理器核心和可定制MCU级处理器。
  • FPGA生成器、架构CAD工具和原型开发框架。
  • SystemVerilog组件库、浮点单元和硬件抽象库。
  • 缓存设计、SRAM编译器和存储器生成器。
  • SoC架构、异构平台和开源硅根信任模块。
  • FPGA开发板、测试平台和评估板。
  • 教育资源、计算机架构课程和开源硬件材料。
  • 硬件验证资源、EDA工具和半导体初创企业。
About|Login