Gallery of Processor Cache Effects
3 days ago
- 处理器缓存（L1、L2、L3）是快速但容量小的存储器，用于存储最近访问的数据，理解其行为对程序性能至关重要。
- 内存访问主导循环性能；以小于缓存行大小（64字节）的步长遍历数组时，会触及相同数量的缓存行，因此步长为1和16的循环运行速度相近。
- 缓存行（64字节）被整体读取；在同一缓存行内访问多个值开销较低，这解释了为什么小步长不会按比例减少运行时间。
- L1和L2缓存大小（例如32 kB和4 MB）会导致当数组超过这些大小时性能下降，如计时实验所示。
- 可以通过避免数据依赖来利用指令级并行性；在循环中递增两个独立的数组元素比递增同一元素两次更快。
- 缓存关联性（例如16路组相联）可能导致当反复从同一组访问超过16个缓存行时发生冲突，从而对某些步长值造成性能下降。
- 在多核CPU上，虚假缓存行共享会导致当不同核修改同一缓存行上的值时整个缓存行失效，严重降低并发更新速度。
- 硬件优化和不可预测性（例如内存库效应）使得必须通过测量和验证性能假设，而非仅依赖理论。