- AMD的CDNA5架构从GCN重新基于RDNA，旨在实现现代架构、更高效率，并为AI和游戏制定统一的GPU路线图。
- CDNA5采用小芯片设计，有两种计算芯片版本：一种针对HPC（双精度）优化，一种针对AI（向量/张量运算的高吞吐量）优化。
- CDNA5不再支持Wave64；优先采用Wave32以减少开销并提升常见性能。
- 每个波的VGPR数量从256增加到1024，以减少寄存器压力，尽管物理寄存器文件大小小于RDNA。
- 在MI455上，WGP缓存固定为320 KB LDS和64 KB向量数据缓存，但未来版本可编程。
- L2缓存重新设计为位于基础芯片上的客户端缓存，消除了内核边界刷新，提高了带宽，芯片间带宽达14 TB/s。
- 两个基础芯片各自拥有一个全局L2缓存（GL2），由多个着色引擎共享，提高了数据复用，减少了跨小芯片延迟。